IBM repousse les limites de la miniaturisation avec une puce à 0,7 nm

IBM dit avoir fait tourner une puce de 0,7 nm, une première selon le groupe. Derrière l’exploit technique, l’enjeu est surtout énergétique.

IBM nanostack
Image d'illustration. IBM nanostack — IBM / PR-ADN
  • IBM annonce une puce expérimentale à 0,7 nm (7 angströms), présentée comme la première sous le nanomètre, bien plus avancée que son précédent 2 nm.
  • Cette avancée promet une densité extrême avec environ 100 milliards de transistors, offrant potentiellement +50% de performance ou +70% d’efficacité énergétique.
  • Mais il s’agit encore d’un prototype de laboratoire basé sur une nouvelle architecture “nanostack”, avec une production de masse estimée seulement dans plusieurs années.

Le vrai sujet, ici, ce n’est pas juste un nouveau record de finesse. IBM explique avoir mis au point une puce de 0,7 nm capable d’augmenter la puissance de calcul sans faire grimper l’addition énergétique dans les mêmes proportions. Et à l’heure où l’IA dévore des watts, ce n’est pas un détail.

Pourquoi ce 0,7 nm compte vraiment ?

Selon IBM, il s’agit de la première puce sous le nanomètre au monde. Le groupe parle d’un composant fonctionnel en 7 angströms, soit 0,7 nm, qui va plus loin que sa puce 2 nm présentée en 2021.

Le chiffre qui claque, c’est la densité. Cette nouvelle puce embarque près de 100 milliards de transistors sur une surface équivalente à un ongle humain, avec une densité annoncée comme deux fois supérieure à celle du design 2 nm précédent. Sur le papier, ça peut se traduire soit par jusqu’à 50% de performances en plus, soit par 70% d’efficacité énergétique supplémentaire par rapport aux puces 2 nm d’IBM. Clairement, si ces promesses tiennent, on ne parle pas d’un simple refresh.

Le nanostack, la nouvelle brique d’IBM

Pour arriver là, IBM n’est pas reparti de zéro. L’entreprise prolonge son architecture nanosheet et la pousse avec un nouveau design baptisé nanostack.

L’idée, c’est d’empiler verticalement les transistors tout en les décalant. Chaque transistor repose sur trois éléments nanosheet d’environ cinq nanomètres d’épaisseur, séparés entre eux par environ neuf nanomètres. Et le niveau de miniaturisation commence à donner le vertige, chaque nanosheet ne compte que 15 rangées d’atomes de silicium. Là, on est vraiment dans la cuisine interne de la gravure avancée.

Un exploit de labo, pas encore une puce de masse

Mais il y a le mur du réel. IBM estime qu’il faudra environ cinq ans avant une production de masse des puces nanostack.

C’est ambitieux, peut-être un peu trop. En début d’année, Rapidus, le fondeur japonais associé à IBM pour commercialiser la technologie nanosheet, disait viser une production à grande échelle de puces 2 nm au second semestre 2027. Du coup, voir du 0,7 nm débarquer industriellement dans cinq ans paraît franchement optimiste.

Ce qu’IBM promet pour la suite

Jay Gambetta, directeur de la recherche chez IBM, résume l’objectif avec une formule limpide : « Un futur où l’informatique devient nettement plus puissante sans augmentation correspondante de l’énergie ».

IBM n’a pas encore détaillé son plan de commercialisation et promet d’en dire plus plus tard. En revanche, le groupe martèle déjà un message stratégique assez net, cette architecture ouvrirait une voie pour continuer à fabriquer des puces plus puissantes et plus sobres pendant au moins la prochaine décennie. Sur un secteur qu’on disait parfois proche de ses limites, le signal est tout sauf anodin.

Lisez Begeek en priorité sur Google

Ajoutez-nous à vos sources préférées : nos articles remonteront plus haut dans votre actualité.

Ajouter à mes sources