En bref
- Samsung et TSMC misent sur le High NA EUV pour leurs prochaines générations de puces.
- Le passage aux photomasques 12 pouces vise à accélérer et simplifier la fabrication.
- L’industrie espère jusqu’à 40% de productivité en plus d’ici les années 2030.
La promesse est simple sur le papier, fabriquer plus de puces avancées et de RAM avec moins de casse industrielle. Et quand Samsung, TSMC et ASML s’alignent sur ce genre de chantier, on parle d’un virage lourd, pas d’un simple upgrade de chaîne.
Le pari industriel qui change la feuille de route
Samsung et TSMC vont rejoindre Intel sur les machines High NA EUV d’ASML. Le calendrier reste étalé, Samsung vise 2028 pour ses produits DRAM, tandis que TSMC parle d’une intégration dans ses nœuds avancés à partir de 2030.
Ce n’est pas anodin. On parle ici des numéros un et deux mondiaux de la fabrication de puces, qui valident une techno encore jeune, chère et franchement pas tranquille à industrialiser. Bref, si eux y vont, c’est que le gain attendu est réel.
Intel a ouvert la voie, mais le chemin n’est pas simple
Pour l’instant, seul Intel a vraiment déployé cette lithographie en production, sur son procédé 18A pour certains processeurs Core Ultra Series 3 Panther Lake. Le groupe travaille aussi sur une version plus avancée, 18A-P, qu’Apple étudie pour ses futurs processeurs de série A destinés à l’iPhone.
ASML avance qu’Intel a déjà fabriqué plus d’un million de wafers avec ce procédé. C’est solide comme signal, mais ça ne gomme pas le vrai sujet, la montée en cadence. Même avec cette base, Samsung et TSMC peuvent encore se heurter à des goulots d’étranglement qui feraient déraper leurs dates.
Les photomasques 12 pouces, le vrai twist
L’autre annonce est peut-être la plus intéressante. ASML, TSMC et Samsung lancent une initiative pour passer des photomasques actuels de 6 pouces à des modèles 12 pouces. SK Hynix regarde aussi s’il rejoint le consortium.
Ces photomasques servent à imprimer les motifs des puces sur les wafers. En version 12 pouces, ils doivent augmenter la productivité des fabs, faire baisser les coûts de fabrication et supprimer les contraintes de stitching. Aujourd’hui, certaines puces gravées avec ce procédé doivent être assemblées par morceaux, ce qui ajoute de la complexité, du coût, et pas mal de friction au passage.
Pourquoi ça compte vraiment pour la suite ?
Avec ces masques plus grands, les fondeurs pourront imprimer les motifs très fins du High NA EUV sur des puces plus grosses sans stitching. Résultat, une fabrication plus propre et plus simple. Clairement, c’est le genre de détail technique qui finit par peser très lourd sur les volumes.
Les tests des fabs compatibles 12 pouces doivent commencer en 2031, pour une production attendue en 2033. Et Marco Pieters, directeur technologique d’ASML, estime que si toute l’industrie réussit la bascule : « Vous verrez alors la productivité de ces systèmes augmenter de 40 % ». Sur un marché où chaque wafer compte, ce n’est pas un bonus. C’est le boss final.
